|
||||||
| | 首页 | 文章中心 | 下载中心 | 本站商品 | 学习资料 | | ||||||
| 广告载入中... | ||||||
| 您现在的位置: 电子爱好者 >> 文章中心 >> 实用电路 >> 正文 |
|
|||||
| 接口问题 | |||||
| 作者:无 文章来源:本站原创 点击数: 更新时间:2005-4-18 | |||||
| 学习指导: MOS电路中,是以MOS管代替负载电阻,不论输出高、低电平,负载管一直处于导通状态,因此电路功耗较大、输出阻抗高、工作速度低。 为提高工作速度,降低输出阻抗和功耗,目前数字集成电路广泛采用CMOS电路,它是由PMOS和NMOS管组合起来构成的。 1、CMOS反相器CMOS反相器电路如图2-23所示。其中T1为NMOS管,T2为PMOS管,为使衬底与漏源间的PN结始终处于反偏,NMOS管的衬底总是接到电路的最低电位,PMOS管的衬底总是接到电路的最高电位。两管的柵极相连为输入端,漏极相连为输出端,S2接VDD而S1接地。NMOS管的柵源开启电压VT1是正值,PMOS管的柵源开启电压VT2是负值,其数值范围在2~5V之间,CMOS电路电源电压VDD>VT1+|VT2|,VDD适用范围较大可在3~18V。两只管子的电气特性完全对称。现将CMOS反相器工作原理说明如下: 当输入为低电平VIL = 0V时,VGS1<VT1,T1管截止;|VGS2| >VT2,T2导通。电路中电流近似为零(忽略T1的截止漏电流),VDD主要降落在T1上,输出为高电平VOH≈VDD。同理,当输入为高电平VIH = VDD时,T1导通T2截止,VDD主要降在T2上,输出为低电平VOL≈0V。可见电路执行逻辑“非”功能
CMOS传输门电路和逻辑符号如图2-24(a)、(b)所示。它由一只PMOS管和一只NMOS管并联而成。
工作原理: 当控制端电压C = 0V, 当控制端电压C = VDD, 由于MOS管的对称性,其源、漏极可以互换,输入和输出端互换可以同样工作,且传输电压无损失,因此这种门是适合双向传输。 3、“与非”门 图2-25为二输入端的“与非”门电路。它由两个并联的PMOS管T3、T4和两个串联的NMOS T1、T2管组成。当输入端A和B为高电平时,T1和T2导通而T3和T4截止,输出低电平;当输入端A和B有一个或一个以上为低电平时,与该低电平相连的NMOS管截止,PMOS管导通,电路输出高电平,所以该电路具有“与非”逻辑功能。
4、“异或”门 CMOS“异或”门如图2-26所示,它由三个CMOS反相器和一个CMOS传输门组成,工作原理如下: (1)输入端A和B相同
(2)输入端A和B相异
综上所述,该电路执行异或逻辑功能
CMOS电路的特点 1.功耗小:CMOS门工作时,总是一管导通另一管截止,因而几乎不由电源吸取电流其功耗极小。 2.CMOS集成电路功耗低内部发热量小,集成度可大大提高。 3. 抗幅射能力强,MOS管是多数载流子工作,射线辐射对多数载流子浓度影响不大。 4. 电压范围宽:CMOS门电路输出高电平VOH ≈ VDD,低电平VOL ≈ 0V。 5. 输出驱动电流比较大:扇出能力较大,一般可以大于50。 6. 由于CMOS电路输入阻抗高,容易受静电感应发生击穿,除其电路内部设置保护电路外,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好。 当CMOS电源电压与TTL门相同时,CMOS与TTL门的逻辑电平相容,但关键是CMOS门的驱动能力不适应TTL门的要求。主要是在CMOS门输出低电平时能承受的灌电流较小,而CT74系列TTL门的输入短路电流较大。这种情况下,用CMOS门驱动TTL门时,将不能保证CMOS输出符合规定的低电平。
|
|||||
| 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| |
| | 设为首页 | 站点地图|<产品开发服务|光盘刻录服务| 广告合作 | 访问记录 |汇款方法 | 关于VIP会员 | | |
![]() |
|